FPGA-Based Implementation of All-Digital QPSK Carrier Recovery Loop Combining Costas Loop and Maximum Likelihood Frequency Estimator

CONTENIDO PARA USUARIOS REGISTRADOS

Inicia sesión para disfrutar este recurso. Si aún no estás afiliado a BibloRed, haz clic en el botón.

Descripción: Este documento presenta un bucle de recuperación de portadora totalmente digital eficiente (ADCRL) para modulación por desplazamiento de fase en cuadratura (QPSK). El ADCRL combina un circuito clásico de recuperación de portadora en bucle cerrado, un lazo de Costas completamente digital (ADCOL), con un lazo de retroalimentación de frecuencia, un estimador de máxima verosimilitud de frecuencia (MLFE) para aprovechar al máximo las ventajas de los dos tipos de bucles de recuperación de portadora y obtener un rendimiento más robusto en el proceso de recuperación de portadora. Además, considerando que, para MLFE, la estimación precisa del desplazamiento de frecuencia está asociada con la característica lineal de su discriminador de frecuencia (FD), se introduce el algoritmo de Computadora Digital de Rotación Coordinada (CORDIC) en el FD basado en MLFE para desenrollar la diferencia de fase linealmente. El desplazamiento de frecuencia contenido en la diferencia de fase desenrollada es estimado por el MLFE implementado solo utilizando
Citación recomendada (normas APA)
: Hindawi Publishing Corporation, "FPGA-Based Implementation of All-Digital QPSK Carrier Recovery Loop Combining Costas Loop and Maximum Likelihood Frequency Estimator", -:Revista VirtualPRO,, 2014. Consultado en línea en la Biblioteca Digital de Bogotá (https://www.bibliotecadigitaldebogota.gov.co/resources/3855216/), el día 2025-12-19.

Información adicional