Podcast que recopila testimonios del público asistente al ciclo de charlas "Libertad Sublime" realizadas en las Bibliotecas Públicas de BibloRed. Dan cuenta de la experiencia musical relacionada al Festival Rock al Parque. Los participantes relatan sus vivencias: donde compraban los discos, los primeros conciertos a los que asistieron, como se difundían los nuevos exponentes del rock colombiano en los medios públicos, la relación de los rockeros con seguidores de otros géneros musicales y la influencia que tuvo esa música en un momento en sus vidas.

Con el escalado del proceso tecnológico, la potencia de fuga se convierte en una parte cada vez mayor de la potencia total. La tecnología Power Gating es un método eficaz para suprimir la potencia de fuga en el diseño VLSI. Cuando se aplica esta técnica en circuitos secuenciales, como flip-flops y latches, es necesario retener los datos para almacenar los estados del circuito. En este trabajo se propone un flip-flop autónomo de retención de datos de baja fuga (ADR-FF). Se utilizan dos transistores de alta V t h para reducir el consumo de potencia de fuga en el modo de reposo. La celda de retención de datos se compone de un par de inversores acoplados cruzados siempre alimentados en el latch esclavo. No se necesitan señales de control adicionales ni operaciones complejas para controlar la retención y restauración de datos. Los flip-flops de retención de datos se simulan con tecnología NCSU de 45 nm. Los resultados de la simulación posterior al diseño muestran que la potencia de fuga del ADR-FF se reduce en un 51,39% en comparación con el Mutoh-FF. La potencia activa del ADR-FF es casi igual a la de otros flip-flops de retención de datos. El tiempo medio de transición de estado del ADR-FF disminuye un 55,98%, 51,35% y 21,07s en comparación con Mutoh-FF, Balloon-FF y Memory-TG-FF, respectivamente. Además, la sobrecarga de área del ADR-FF es menor que la de otros flip-flops de retención de datos.