A Reconfigurable Systolic Array Architecture for Multicarrier Wireless and Multirate Applications

CONTENIDO PARA USUARIOS REGISTRADOS

Inicia sesión para disfrutar este recurso. Si aún no estás afiliado a BibloRed, haz clic en el botón.

Descripción: Se presenta una arquitectura de matriz sistólica reconfigurable (RSA) que soporta la realización de funciones de DSP para aplicaciones inalámbricas multicarrier y multirrate. El RSA consiste en elementos de procesamiento de grano grueso que pueden configurarse como funciones complejas de DSP que son los bloques básicos de filtros FIR polifásicos, desfasadores, DFTs y circuitos DFT polifásicos. La característica homogénea de la arquitectura RSA, donde cada celda de elemento de procesamiento reconfigurable (PE) está conectada a sus vecinos más cercanos a través de elementos de conmutación configurables (SW), permite la expansión de la matriz para procesamiento paralelo y facilita la computación compartida de datos de alta velocidad por PEs individuales. Para configuraciones de circuitos DFT, se ha empleado una técnica de optimización algorítmica para reducir el número total de productos de vector-matriz a ser mapeados en el RSA. La complejidad de hardware y el rendimiento de las estructuras DFT basadas en RSA se han evaluado
Citación recomendada (normas APA)
: Hindawi Publishing Corporation, "An ILP Formulation for the Task Graph Scheduling Problem Tailored to Bi-Dimensional Reconfigurable Architectures", -:Revista VirtualPRO,, 2009. Consultado en línea en la Biblioteca Digital de Bogotá (https://www.bibliotecadigitaldebogota.gov.co/resources/3855073/), el día 2025-08-20.

Información adicional